精简指令集
精简指令集
基于可从位于英国剑桥的 ARM Holdings plc获得的内核设计，将 FEC解码器 408优选地实施为精简指令集计算 (RISC)处理器 (如 ARM1176J-S处理器 )。
FECデコーダ408は、英国ケンブリッジにあるARM Holdings plcから入手可能なコア設計に基づく、ARM1176J−Sプロセッサなどの縮小命令セットコンピューティング（RISC）プロセッサとして実装されることが好ましい。 - 中国語 特許翻訳例文集
数字部分 110说明性地包含调制解调器处理器 112、视频处理器 114、控制器 /处理器 116、显示处理器 118、高级 RISC(精简指令集计算机 )机器 /数字信号处理器 (ARM/DSP)122、图形处理单元 (GPU)124、内部存储器 126、内部总线 120和外部接口 128。
デジタルセクション110は、例示的に、モデムプロセッサ112と、ビデオプロセッサ114と、コントローラ／プロセッサ116と、ディスプレイプロセッサ118と、Advanced RISC（縮小命令セットコンピュータ）Machine／デジタル信号プロセッサ（ARM／DSP）122と、グラフィックス処理ユニット（GPU）124と、内部メモリ126と、内部バス120と、外部インターフェース128とを備える。 - 中国語 特許翻訳例文集
结合本文所公开的实施例描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、精简指令集计算机 (RISC)处理器、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。
本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、縮小命令セットコンピューティング（RISC）プロセッサ、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。 - 中国語 特許翻訳例文集