由于 NMOS晶体管 41始终是导通的，因此进行控制信号线 21的放电，在控制信号线 21的电位下降且通过了逻辑匹配电路 48的阈值的定时，如图 7(3)所示，控制端 47显现出控制信号。
NMOSトランジスタ41は常時オンしているので、制御信号線21の放電が行われ、制御信号線21の電位が低下し論理整合回路48の閾値を過ぎるタイミングで、図7（3）に示すように、制御端47に制御信号が現れる。 - 中国語 特許翻訳例文集
電位降下法 電圧降下法 ボルテージドロップ 電位降下
